传统的实时嵌入式操作系统是用软件实现的,在进行系统调用时占用大量的CPU时间,应用程序的可执行性和系统的实时性降低。本文针对软件实时嵌入式操作系统的这一弊端,基于当前国内外的研究现状,对传统软件操作系统进行了硬件化的设计。本设计实现的硬件实时操作系统包括硬件部分H/W和软件部分S/W,其中硬件部分实现任务管理、时间管理、事件管理、中断管理等功能并作为协处理器与处理器并行工作;软件部分实现上下文切换等功能。软件部分通过总线向硬件部分发送命令和参数,硬件部分根据接收到的命令和参数进行相应的处理,如果需要系统进行任务切换,则以中断的方式通知软件部分,在此期间软件部分可以处理其它任务。本文以μC/OS-II为研究对象,对其任务管理和信号量管理模块的工作原理进行了详细的分析。根据硬件逻辑的并行特点,对μC/OS-II中的一些数据结构进行了修改,并基于FPGA片内寄存器实现了硬件任务控制块HTCB、立体就绪表、优先编码器、任务等待表等IP核,通过调用这些IP核实现了任务管理和信号量管理功能。最后,通过Verilog HDL对任务管理模块和信号量管理模块进行了描述,并且通过功能仿真验证了这两个模块功能的正确性和可行性。