论文部分内容阅读
模数转换器(ADC)是负责将模拟信号转换为数字信号的器件,在现今的大规模集成电路特别是混合信号集成电路中,得到了越来越广泛的应用。而流水线模数转换器(Pipelined ADC)由于可以实现高速高精度低功耗的完美结合,因而有着更为广阔的应用前景。本文采用Smic 0.18μm CMOS工艺,设计了一款10位精度15MHz采样率应用于高性能CMOS图像传感器中的流水线ADC。流水线模数转换器采用传统的每级1.5位结构,一共9级。在实现过程中,首先通过Matlab Simulink工具箱,建立了每级1.5位10位15MHz采样率流水线ADC的系统模型,并逐一考虑了比较器失调误差、热噪声以及余数放大器增益误差等非理想因素对系统性能的影响,然后通过系统仿真,确立了每级采样电容值、每级余数放大器DC增益与带宽等设计指标。在电路设计时,将系统划分为模拟电路部分与数字电路部分。在设计模拟电路部分时,采用全差分结构的余数放大器来消除系统共模噪声的干扰;通过采用动态锁存结构比较器以及在流水线相邻两级之间共用一套偏置电路来降低系统的静态功耗;通过在流水线的前几级进行采样电容尺寸缩放,降低运算跨导放大器(OTA)的带宽要求,进而减小系统功耗;最后折衷考虑系统噪声与功耗的要求,最优化每级采样电容值与OTA的工作电流。在设计数字电路部分时,通过两相不交叠时钟产生电路为系统提供合理可靠的时序;通过时钟对齐电路中的锁存器阵列,同步各级的数字输出;并采用新型结构的数字校正电路,减少晶体管数量,节省芯片面积。本文采用的关键技术主要有:(1)通过系统仿真优化电路设计参数并降低系统功耗;(2)通过下极板采样技术减小采样开关的电荷注入效应;(3)通过改进动态锁存比较器的工作时序,消除比较器的反馈噪声(kickback noise);(4)通过采用新型结构的数字校正电路,减小芯片面积。最后,对所设计的流水线ADC进行系统仿真,当输入为315KHz的正弦信号时,其有效位数为9.7987,平均功耗为4.7mW。