胚胎型仿生硬件(简称胚胎电子)是一种具备故障自主修复功能的数字集成电路。该电路借鉴了细胞学中冗余备份思想,采用了阵列化设计,使阵列中的每个电路模块(简称细胞)都具备通用的硬件结构,当工作细胞发生故障时可由冗余细胞替换,节省了离线维修成本。但是,该电路存在两个问题:一是布线资源增加导致的芯片面积开销过大,二是关键路径时延增加导致的设计无法满足时序约束。为了解决这两个问题,本文基于超图理论分别提出了面积最优的Min Wire划分算法和时序最优的Max Freq划分算法,分别降低了互连线数量,缩短了关键时延路径。ISCAS89测试集的电路划分结果表明,和现有的h Metis、FM、VPack电路划分算法相比,本文提出的Min Wire算法和Max Freq算法分别在面积优化方面和时序优化方面达到了最优。胚胎电子的终极目标是实现专用集成芯片,为了达到芯片工艺需求,细胞阵列应该既满足时序约束,还具有较少的布线数量。本文结合Min Wire算法和Max Freq算法的优势,实现了时序约束下面积最优的Best Perf划分算法,折衷了布线数量和关键路径时延两项标,使划分结果的综合性能得到改善。本文将Bio RS232仿生硬件的发数模块作为算法应用对象,以细胞阵列的线网面积、关键路径时延以及配置存储器利用率作为优化指标,对比分析了Best Perf和h Metis、FM、VPack算法的划分效果。Design Compiler的分析报告表明,在对BioRS232的发数模块的划分结果中,Best Perf算法在综合性能方面表现最优。