论文部分内容阅读
∑-△ADC作为当今模数转换领域的研究热门,其本身具有电路结构简单、对前置抗混叠滤波器要求低、与主流CMOS工艺兼容度高等诸多优点。本文针对∑-△ADC在UHF RFID阅读器中的应用需求,开展了对主体部分模拟调制器的研究,系统地总结了∑-Δ调制器的设计方法,包括过采样率的选择,行为级模型的建立,非理想因素的考虑以及电路、版图的设计。主要的研究成果如下：(1)调研了当前E-Δ调制器或ADC的研究现状,根据现有调制器的结构特点确定本文所用的5阶lbit CRFF结构,并通过零点移动的方法优化了第一级Resonator中的零点位置,使系统参数更易实现。(2)采用gain boost折叠结构完成了一款高速、高增益运算放大器的设计,设计运放在负载电容20pF时带宽达300MHz,直流增益98.41dB,功耗35.31mW,摆率超过800V/gs。(3)提出了一种改进型宽带、高电源抑制比带隙基准电路的设计方法,通过有源RC滤波器将输出基准电压中的高频电源噪声滤除,从而在很宽的频带范围内获得高PSRRo提出了一种双通道控制模式,使得输出基准电压能够在上电后的6.2μs内建立,仿真显示1MHz时PSRR达-110dB,100MHz时仍有-70dB。(4)设计了一款高线性度自举开关,并针对传统自举开关中的时钟馈通问题提出了结构上的改进,通过补偿电容的引入降低了时钟馈通导致的采样误差。电路仿真结果显示采用本文改进结构可将带内的三次谐波抑制在-100dB以下,与行为级预测基本一致(相差不到1dB)。(5)采用0.18μm CMOS工艺完成了核心版图设计,版图面积520μm×370μm,电源电压3.3V,功耗75.37mW,信噪失真比86.90dB,无杂散动态范围95.77dB,最大信号带宽750KHz。本论文研究受国家自然科学基金《超高频射频识别读写器芯片的多噪声建模与优化方法研究》(61306034)及《移动式UHF RFID阅读器防碰撞问题研究与测试验证》(61302005)项目资助。