近年来将现场可编程逻辑阵列(Field-Programmable Gate Array,FPGA)与通用处理器CPU相结合构成异构处理平台,发挥不同计算单元优势,将FPGA单元的并行协处理和CPU单元的计算、调度控制相结合,从而满足高速数据采集处理等高性能实时系统的需求。不同计算单元之间的数据传输效率成为限制异构系统性能的瓶颈之一,是本文工作的重点。本文首先对高速串行总线技术、FPGA相关总线技术进行了较为全面的分析与探讨,为异构系统方案与功能的规划打下基础。在异构实验平台上,根据实际项目中的传输需求,构建了外部处理器模块与FPGA之间的PCIe链路和FPGA芯片间的专用链路,同时设计实现了两个链路之间的高性能协议转换机制,并对两种机制下的通讯速率进行了测试对比。之后设计了 FPGA与外部处理器模块间的命令交互模式,对系统状态检测、动态重构等功能进行了完善。另外在单个FPGA处理板卡的系统基础上进一步实现了集成多个FPGA处理模块的高速数据传输系统。本文针对AXI总线域寻址的通讯结构实现了灵活的地址读写,规划和完成的多FPGA处理板卡之间的异构计算平台,通过可复制移植的设计模式极大地提升了整个系统的灵活性、计算能力及数据吞吐量。在使用流数据的单FPGA板通讯结构中充分发挥链路的通讯带宽,完成系统的高速数据传输需求,传输速率可达 11.3Gbps。