作为最新的静止图像压缩国际标准,JPEG2000采用离散小波变换(DWT)和优化截断嵌入式块编码(EBCOT),在编码效率和复原图像质量上均远优于JPEG等传统算法,今后必将在静止图像压缩领域占据主导地位。因此,基于提升的离散小波变换技术作为JPEG2000算法的核心关键技术,成为了研究热点。如何设计结构简单,实时性好同时具有面积小功耗低的小波硬件实现方案成为富有挑战性的课题。本文在深入研究了小波提升算法的基础上,根据硬件设计的要求,提出了一种新的适用于实时图像处理的二维提升多级小波变换VLSI结构。整个结构,采用行列并行流水线处理结构实现小波分解,提高了分解单元的运算速度;采用分时复用方法使预测和提升步骤在同一个处理器中实现,减小了电路规模;采用优化的移位加法操作代替乘法运算和采用选择器来实现边界的镜像对称操作,减小了运算量。最后,采用Verilog硬件描述语言对整个结构进行寄存器传输级描述,用EDA工具完成了整个设计的仿真和综合,给出了仿真和综合的结果。结果表明该电路结构大大减小了运算量,降低了整体功耗,加快了变换速度,满足了对图像实时处理的要求,为后续实时压缩编码和传输提供了有利的条件。本文成功的设计了低功耗、高速的适合实时图像压缩处理的二维提升离散小波变换结构,为以后的JPEG2000图像压缩系统打下了坚实的基础。