电子设计领域的快速发展,使得由集成电路构成的电子系统朝着大规模、小体积和高速度的方向发展。随着芯片的体积越来越小,电路的开关速度越来越快,PCB的密度越来越大,以及信号的工作频率越来越高,如何正确处理板级信号完整性问题已经成为高速PCB设计能否成功的关键。 课题首先介绍了传输线的类型和PCB的基本结构,分析了PCB结构对信号传输性能的影响。 课题重点研究了板级信号完整性的关键技术—端接和串扰。在高速数字系统设计中,端接的好坏决定了系统的成败,本文仔细研究了端接技术的原理、类型以及各种端接方式的适用范围;针对高速PCB中普遍存在的串扰问题,仔细分析了串扰产生的原因和造成的危害,总结了一些减小串扰的措施。 过去高速PCB布线时,过孔的阻抗常常被忽略,而正是这种过孔阻抗不连续所引起的反射,导致了严重的信号完整性问题。课题通过对PCB过孔的理论分析,提出了一种阻抗可控的过孔设计方法。应用这种方法,可以有效地解决传输线阻抗不连续的问题,借助于仿真工具对这种设计方法进行了仿真与验证。 现代高速PCB设计中,电源的种类越来越多,一个平面存在多种电源的现象(电源分割技术)也越来越多地出现。课题中介绍了信号跨电源分割的基本原理,仔细分析了信号跨电源分割造成的危害,研究了数模混合PCB的设计方法。 基于器件模型的板级信号完整性分析的PCB设计方法已成为现代高速PCB设计的主流。作为巨型机等重点工程PCB设计方法的探索与研究,课题中着重研究了目前主流的PCB仿真工具和仿真方法,仔细分析了器件模型的原理和建立方法,并通过实例,用仿真工具进行实际的仿真与分析,对重点工程PCB设计分析方法进行了有益的探讨。 过去的PCB仿真,要加载SPICE模型才能完成,太复杂也很难实现,课题中采用加载IBIS模型进行信号完整性分析的方法,对影响板级信号完整性的各主要因素都进行了详细的仿真;另外,在板级仿真时,有时找不到合适的IBIS模型,通过分析信号的类型和IBIS模型的语法格式,提出一种利用同类I/O Buffer模型替代仿真的方法,从而解决了板级仿真的可实现性问题。