便携设备的使用离不开集成电路（IC）工艺和半导体技术的发展。模拟集成电路满足精度的前提下,降低供电电压并不意味着低功耗,因此极低电压与极低功耗一直都是模拟集成电路设计的挑战。作为模拟信号与数字信号之间转换的桥梁,模数转换器（analog-to-digital converter,ADC）也必须实现低压、低功耗。而逐次逼近型（successive approximation register）模数转换器（SAR ADC）能在8-12bits精度和1KS/s-100MS/s速度之间实现折中,同时具备功耗以及面积等方面的优势,其应用更为广泛。本文目标是设计一款应用在无线传感器网络芯片中的低压低功耗的SAR ADC。本文对ADC的原理进行分析,通过对工业界几种主流的ADC的介绍和对比,提出了SAR ADC设计指标,基于功耗,速度与线性度考虑确定每个模块采用的电路拓扑结构,分析了电路的非理想因素,最后,仿真验证了所设计SAR ADC的优势。本文提出了几个关键技术。采样保持开关通过栅压自举技术来提高电路的线性度,DAC电容网络采用全差分结构来增加匹配度,提高系统精度,采用动态锁存比较器来减小噪声与失调,用动态SAR逻辑来减小芯片面积,降低功耗。本文基于TSMC 0.18μm CMOS工艺,在对传统型、单调型、V_CM-based型SAR ADC开关时序的开关能耗以及线性度的分析基础之上,提出了一种新型的开关时序,该时序所产生的开关能耗为31.875CV²_REF,不消耗复位能量。和传统的开关时序相比较,平均开关能耗可以降低97.66%,极大地降低了能耗;同时占用面积相比较传统的开关时序要减少50%。动态比较器采用交叉耦合技术来提高比较速度,采用衬底驱动提高了共模输入范围。当共模电平从1/2VDD到VDD时,该比较器的总失调电压的最大变换为0.28mV,延时的波动为0.25μS。为了提高线性度,采样开关、连接MSB位与其它位电容之间的开关均采用二倍栅压自举技术,电容负极板的开关用普通的MOS开关管。所设计的SAR动态逻辑结构采用背靠背的反相器,通过正反馈来锁存输出点。最后设计了一种低压低功耗的CMOS结构的电压基准来为SAR ADC提供稳定的电压。完成了SAR ADC的版图设计以及后仿真,核心电路的面积为700μm×330μm,在0.4V的电源电压下,在采样速率为10KS/s时,输入信号取奈圭斯特采样频率附近的值4.8925kHz时,信噪比SNR为60.22dB,无杂散动态范围为69.28dB,信纳比SNDR为58.75dB,有效位数为9.46-bit,DNL和INL分别为-0.69/0.30LSB和-0.64/0.67LSB,功耗仅为30.4nW,满足设计要求。