随着科学技术的发展对电子测量与仪器的要求越来越高。在数据域测试中,传统的测试方法是采用数字信号发生器提供激励,使用逻辑分析仪采集响应数据。但逻辑分析仪是采用快速捕捉,慢速回放处理方式,难以实现实时处理,更难以实现数字信号发生器和逻辑分析仪复杂的实时联动配合,所以现代数字测试系统中需要功能更为强大的高速数字测试仪器。本实验室设计实现了高速数字测试模块,该模块是采用VXI总线结构的仪器,具备以下功能:多通道,高速度;同时具备产生激励信号和采集响应数据的能力;能够通过编程在激励和响应之间建立起因果联系,使整个测试过程体现出一定的智能性,大大提高测试系统的自动化程度;具有实时比较,实时跳转,单步,暂停,触发等功能,使测试过程更加快速和灵活。本论文根据自己在该项目中所承担的任务,主要从以下两方面加以陈述:一、信号完整性仿真。该测试模块较传统数字测试仪器,芯片内部、芯片之间以及电路板间相互通信时的数据速率都有大幅度的提高。数据速率的提高导致数字信号的上升沿和下降沿时间不断缩短、脉宽变窄和周期减小,从而使数字信号在传输过程中出现毛刺、扭曲和扩展等畸变现象。为实现数字信号在片内、板内和板间的高速传输,必须解决这些畸变,这就是大家通常所说的信号完整性。本课题的任务之一是设计并实现高速数字信号在板内和板间传输的实验验证系统。总结了解决反射、串扰和同步开关噪声的方案或措施以及探讨高速数字电路设计中进行信号完整性仿真分析的策略。二、PowerPC底层驱动设计。论文课题在认真深入地调研了国内外SOPC领域的最新资料后,选择了嵌入PowerPC405处理器硬核的FPGA片上可编程系统,解决VXI接口与本地RAM控制器的通讯和静态存储器存储控制等方面的应用需求,通过PowerPC硬件设计和底层驱动软件编程,构建了满足设计需求的高速数字测试系统。本课题研究具有一定的开拓性,相信其预研成果能为将来在测试领域使用SOPC系统提供一定的经验和技术基础,具有较好的指导和借鉴意义。