在数字图像技术中边缘检测是图像分割、计算机视觉、模式识别等应用的关键的第一步，其检测边缘的质量直接决定了后期高层次图像处理的效果，如特征提取、目标匹配、图像测量和目标识别的效果。设计运算电路固化算法和实现运算并行化可以大大的提高算法的运算速度。在这些解决方案中，基于FPGA的边缘检测算法设计灵活，能够满足人们对图像处理设备小型化、低成本的需求，有着很好的应用前景。本文首先对FPGA处理数字图像边缘检测的研究现状进行了研究，分析了FPGA的基本结构，FPGA设计流程，芯片选型，QUARTUS软件和VERILOG HDL的运用，并对边缘检测Marr算法进行了深入研究。接下来，论文对边缘检测Marr算法的FPGA系统进行了设计，引入了硬件加速器和共享资源仲裁的系统设计思想，设计了Marr边缘检测加速器，包括:Marr计算单元的设计，地址发生器的实现，Marr从机接口的设计，Marr控制状态机的设计。最后，论文进行了Marr边缘检测算法的实验研究，实验结果验证了测试范围内Marr边缘检测算法加速器设计的正确性和有效性。论文设计的基于FPGA边缘检测算法的加速器，在图像处理质量上相比现有的FPGA边缘检测方案有了较大的提升，在控制流设计阶段系统地考虑数据流的控制，使得电路设计更加合理，修改更加方便。相比传统的PC和DSP平台在实时性方面有着较大的优势，能够满足实时视频处理的要求，适合于更多的应用场合。论文在保证实时性的前提下，有效地提高了图像边缘检测的质量，对FPGA技术在嵌入式图像处理应用领域进行了有益的探索。