论文部分内容阅读
目前，视频压缩标准主要有H.264、MPEG-4和MPEG-2，对于在高带宽条件下传输高质量视频的需求，通常选用MPEG-2作为视频传输压缩标准。传输MPEG-2数据主要有三种接口：同步并行接口(SPI)、异步串行接口(ASI)和同步串行接口(SSI)，其中ASI和SPI接口较常用[1]。这几种接口主要应用于广电传输系统，而大多数用户通常只具有E1信道，因此基于多E1信道传输MPEG-2码流的编解码器具有广阔的应用前景。为了满足传输不同质量图像的需求，需要提供可供选择的单个E1信道、2个E1信道、3个E1信道或4个E1信道的传输方式，由此提出了帧间插方式的E1信道复用、反向复用技术。
根据帧间插多E1信道的复用、反向复用技术，本文由此设计出了一种基于现场可编程门阵列(FPGA)的MPEG-2码流的多E1信道复用器、反向复用器电路。分析了FPGA具体实现过程中的一些常见问题，以及传输路由引起的多信道之间的信道时延差对接收端数据复用的影响。本设计实现了MPEG-2码流、控制码数据在多路E1信道中的透明传输，并在适配FPGA电路中内置了帧发生器和n(n=2，3)倍2.048MHz时钟发生器。