论文部分内容阅读
随着射频集成电路(RFIC)技术的发展，无线通讯市场快速增长，人们对高性能的射频器件的需求越来也大。CMOS技术以其成本低廉，工艺简单，易于与外围电路实现系统集成等优势，在射频集成电路设计中备受关注。近年来，随着CMOS器件的特征尺寸持续缩小，其射频性能显著提高，已经能够和传统的射频器件如BJT，BiCMOS，HEMT等相比拟，满足射频电路的应用要求。射频CMOS技术逐步取代传统的射频器件的应用领域，成为未来技术的主流。不过，随着CMOS器件尺寸的不断减小，现在主流的射频器件结构-体硅结构和SOI结构面临着严重挑战。此外，射频CMOS技术难以制备耐高压的功率器件，实现出高性能的集成功率放大器。本论文工作围绕能够解决这些问题的新结构射频MOS晶体管的性能研究和制备展开。
随着器件尺寸的持续减小，体硅结构和SOI结构面临着严重的挑战。本论文提出了一种新型的单栅结构，称为准SOI结构。该结构既保持了SOI器件中源漏寄生结电容小、结泄漏通路被截断、解决闩锁效应等优势，又解决了UTBSOI器件中自热效应、源漏寄生电阻大等问题。器件仿真表明，准SOI器件比UTBSOI器件具有更好直流性能和射频性能，可以作为一种更优的单栅结构在逻辑电路和射频电路中应用。
本论文中提出了一种与CMOS工艺完全兼容的办法，并成功制备出了亚100nm的准SOI器件结构，获得了很好的短沟性能。实验验证了该结构的短沟效应抑制能力。进一步，针对该方法制备的准SOI器件存在寄生电阻比较大的问题，提出了两种采用外延工艺制备准SOI器件的方法进行改进。
双栅结构具有更好的栅长缩小能力，被视为未来技术的最终解决方案之一。不过，现有研究对双栅结构的射频性能研究很少。本论文通过与UTBSOI器件的仿真对比，研究双栅器件取代单栅器件在射频应用方面的优势，并研究了双栅结构的关键参数-体区厚度，侧墙区域长度以及源漏抬升区的厚度针对射频应用的优化，以及这些参数的波动对射频性能的影响，从而找到影响射频性能的关键参数，给参数的选择和优化设计指明了方向。
针对现在的射频CMOS器件工作电压比较低，很难满足高性能的射频功率电路的要求，本论文中提出了一种新型的LDMOS结构，以改善LDMOS结构中的电场分布，降低漂移区中的峰值电场，提高器件的击穿电压。提出了一种采用标准CMOS工艺制备新型LDMOS器件的办法。通过版图设计，采用SMIC0.18um标准CMOS工艺，成功的制备出来了RFLDMOS器件，得到了击穿电压为15V、ft和fmax分别为18GHz和22GHz、具有很好的可靠性的LDMOS器件。这样的性能可以满足5G以下集成的RF功率放大器的要求。这为采用标准的CMOS工艺生产高性能、低成本的射频PA提供了一条有效途径，并让CMOS技术实现集成射频收发机系统成为可能，具有广阔的应用前景。