开关磁阻电机(SRM)因具有结构简单坚固、容错性好、成本低以及高速适用性等特点,已经被广泛应用于航空、航天以及高速离心机等高速、高可靠性的场合。由于开关磁阻电机工作在同步状态,转子位置信号是各相开关器件进行正确逻辑切换的依据,无论采用何种控制方式都要对转子位置信号处理和角度的实时计算;而开关磁阻电机高速运行时,转子位置信号频率高,位置信号处理和角度解算占用了DSP或者单片机大部分的内部资源,导致DSP或者单片机中的复杂控制算法难以实时实现,从而影响开关磁阻电机正常、平稳和高效的运行。针对这一问题,本文研制了基于FPGA的开关磁阻电机实验平台,并对用之取代FPGA功能的开关磁阻电机专用集成芯片进行了研究。本文完成的主要工作如下:(1)设计了基于FPGA的开关磁阻电机控制平台的所有的硬件电路,制作了电路板,在此基础上,焊接调试了实验平台的电路板。(2)深入学习了Verilog HDL硬件描述语言,掌握了其调试软件的使用方法。(3)采用Verilog HDL硬件描述语言编写和调试了FPGA中的位置信号处理和角度解算、SPI通讯以及信号综合的程序,并运用此程序代码进行了开关磁阻电机专用集成芯片的设计以及版图的制作。(4)给出了Verilog HDL算法的逻辑功能验证的实验波形和6/2电机采用新的控制器在高速运行时的实验波形。实验结果表明Verilog HDL算法所实现的逻辑功能以及计算速度完全达到预期的要求,从而为开关磁阻电机集成芯片成功设计提供了保障。