论文部分内容阅读
随着移动通信技术的不断发展,使得移动通信设备的更新换代速度越来越快,消费者选择一款产品不再局限于产品的基本功能,在很大程度上也会关注产品的性能和续航能力。如何在有限的项目周期里,在保证SoC芯片实现正常功能的基础上,最大限度地提高芯片的性能,同时降低芯片的功耗,这对芯片开发人员来说是个很大的挑战。为了应对这一挑战,业界对于硅前功能验证已经相继推出了UVM等各种方法学,并且引入了动态仿真、静态检查、硬件加速等多种验证方法及手段。对于硅前功耗分析,EDA工具厂商在近几年也已发布了用来在流片前分别对RTL和门级网表做功耗评估的Power Artist,PTPX等EDA工具。但对于硅前性能分析,目前业内还没有标准的流程和专门的EDA工具,也没有统一的量化SoC芯片性能的指标以及要达到的目标,也没有行之有效的性能分析和优化的方案。本文基于实习期间参与的移动基带SoC芯片项目,通过研究和分析SoC芯片的架构及内部的数据通路,提出了一种对SoC芯片传输性能分析和优化的方案;并且通过研究SoC芯片内部的LPDDR4内存控制器的结构和功能及SoC芯片里使用的标准的AXI数据传输总线,得到了一套衡量SoC芯片传输性能的指标和算法,以及影响传输性能指标的设计参数。然后基于UVM验证方法学,使用SystemVerilog语言开发了一个可以在动态仿真中实时计算RTL的性能指标的性能监测系统,并将性能监测系统分别集成到了内存控制器模块级和SoC系统级的验证平台里。最终编写了模块级和SoC系统级的性能测试用例,基于本文提出的硅前性能分析和优化的方案,分析了不同设计参数下性能监测系统在性能测试用例的仿真中得到的性能指标大小,并定位出了严重制约SoC系统传输性能的性能瓶颈,最终对SoC设计的设计参数做了优化,完成了在流片前对性能瓶颈的修复。经过评估性能优化前后SoC系统的性能指标,得到优化后SoC系统内主机4单独对DDR内存设备发起数据只写访问的性能场景中的平均吞吐量指标提升了144.27%,主机4单独对DDR内存设备发起数据只读访问的性能场景中的平均吞吐量指标提升了139.18%。可以得出本文的硅前实时性能监测系统可以实现预期的设计目标,可以通过动态仿真得到性能指标的大小来量化RTL的传输性能,并且基于该性能监测系统进行不断的设计迭代及性能优化,最终可以使得SoC芯片的性能指标在流片前达到目标且趋于收敛,从而减小了流片风险。