随着微电子、半导体制造及计算机技术的发展，中央处理单元与主存储器的性能在不断的提升，而主存储器速度的提升落后于中央处理单元处理速度的提高，这一差距的不断增大影响了微处理器整体性能。高速缓冲存储器(Cache)技术是为了解决这一速度匹配问题而采用的一项关键技术，本文基于此进行Cache研究。课题设计的指令Cache系统是基于大唐微电子技术有限公司自主研发的16位高性能CPU内核DMT251，设计实现了指令Cache系统来优化DMT251内核的性能。该内核采用三级流水线结构，指令集功能强大，主要处理16位指令，可兼容处理8位、24位、32位指令，适用于各种智能卡应用。与处理定长指令CPU的Cache不同，DMT251可处理非定长指令，因而在Cache设计中导致了边界问题，这是本课题的设计难点与关键技术。论文首先回顾了Cache技术的发展历程，综述了Cache技术研究现状，总结了Cache技术的重要变革和关键创新，详尽介绍了Cache原理，同时说明了研究使用的IC设计方法与流程。本文使用4KB指令Cache容量、选择直接映射方式完成地址映射，完成了指令Cache的结构划分、工作流程设计、地址映射流程及Cache状态机等设计。课题采用自顶向下的IC设计方法，使用Verilog硬件描述语言编写完成指令Cache功能的RTL级代码。使用从flash直接取指令的方式解决非定长指令导致的边界问题。本文对设计实现的指令Cache在模块级和系统级进行了仿真验证，从仿真波形中表明了指令Cache系统达到了设计的功能要求。论文还从理论性能计算和仿真验证对比分析了Cache、Ibuf和从flash直接取指令三种方式的表现，结果表明指令Cache在CPU长时间运行程序时对系统性能有明显的改善，设计的指令Cache达到了课题的预期目的。