随着通信技术的高速发展,无线通信在整个通信领域的地位变得越来越重要,这也促使无线通信技术不断进步。移动通信多标准并存的现状仍将持续,无线通信环境需要同时满足各种制式的传输需求。为了迎合多标准的需求,多频通信尤其是共时双频通信技术成为研究重点。为了提高双频功率放大器(Power Amplifier,PA)的效率,多种性线化方案被提出,其中数字预失真技术以其不受频段限制,数字信号容易实现且更加高效、便捷等优点得到了广泛应用。因此,本文选择共时双频数字预失真技术作为功放线性化的方式并进行研究。本文对共时双频数字预失真技术在FPGA(Field Programmable Gate Array)上的设计和实现进行研究,包括预失真器的实现和优化,系数估算的实现和优化,并进一步探讨影响预失真器及系数估算性能的主要因素,最后给出性能测试结果。本文的主要研究内容和创新点如下:1.在双频预失真器的FPGA实现中,提出了双频对称共用查找表与FIR(Finite Impulse Response)滤波器串联结构。传统共时双频数字预失真器实现是按照频段来划分,双频模型就需要两个独立的预失真器模块。为了减少硬件资源的消耗,结合2D-SRBMP(Square-Root-Based Memory Polynomial)模型的特点,使用双频对称共用查找表结构,即在双频预失真器中,先将两路输入值进行一步运算,其结果做为查找表的索引,并将查找结果供两个频段共用。查找表输出值与本频段输入值相乘后作为FIR滤波器的输入值,预失真器系数即为滤波器系数。在FIR滤波器结构中,记忆项均由当前时刻输入值延时产生,最大限度的减少了计算量。预失真器输出值与PC仿真输出值对比,NMSE(Normalized Mean Square Error)在-65.7 dB左右,与软件仿真结果有较高的一致性。10MHz带宽双频信号测试中,其低频段ACPR(Adj acent Channel Power Ratio)值在-53dB左右,高频段ACPR值在-54dB左右。2.在系数估算实现上,使用扩展存储器直接内存存取联合FPGA逻辑资源加速方案。由于系数估算的计算复杂度较高且有明显的顺序执适合运行顺序执行的程序,但不适合进行大量重复的运算,行特点,因此本部分程序由FPGA的软核处理器来完成。处理器结构考虑FPGA的逻辑运算能力,将重复运算搬移到FPGA的逻辑端来执行。通过硬件加速,使系数估算速度提升数倍。与单频预失真器的系数估算相比,双频预失真器每一个频段的系数估算都需要同时考虑两路输入信号的影响,功放模型的输入输出特性也从一维扩展到二维,在系数估算中也就需要更多的采样点来遍历功放的二维输入输出特性。测试结果表明,信号带宽超过10MHz时至少需要10K点才能取得较好的预失真效果,采样点的增加有助于提高系统预失真性能。本实验中通过扩展外部存储器,为系数抽取模块使用更多的采样点提供了可能,并通过直接内存存取(Direct Memory Access,DMA)扩展内存读取位宽,突破FPGA软核处理器数据总线位宽瓶颈。测试结果表明,双频预失真器输入及输出采样点数为10K点时,在均考虑运算复杂度优化的情况下,系数估算时间从未使用硬件加速的36s降低到使用FPGA逻辑资源加速后的2.5s。