论文部分内容阅读
在宽带通信应用中,对发射和接收电路的要求是十分严格的。在这些通信系统中,诸如模数转换器(ADC)和数模转换器(DAC)这样的数据转换器通常被要求具有10位以上的精度以及200MSPS以上的采样速率。因此,高性能ADC和DAC常常会成为高性能通信芯片的设计瓶颈。电流舵DAC由于具有极高的采样速率和良好的CMOS工艺兼容性,一直是高性能DAC设计的主流结构。然而,电流舵DAC也存在着其难以忽视的缺点,电流单元间的失配和开关毛刺通常会严重影响DAC的整体线性度。通过严谨的版图规划和额外校准电路的应用可以在一定程度上补偿失配所带来的影响,而引入诸如动态单元匹配(DEM)这样的随机译码结构则可以进一步提升DAC的整体动态性能。本文基于SMIC 0.13μm标准CMOS工艺,实现了一种14位双通道分段电流舵数模转换器,其中采样时钟频率最高可达3GHz。该DAC采用5-9分段方式,其中高5位采用创新性的分组随机旋转二进制译码,低9位采用传统二进制译码。DAC的电流单元采用12位本征精度的单位电流源,电流源布局为对角线结构,消除一个方向的梯度误差。分组随机旋转二进制译码能够有效扩展单组随机旋转二进制译码(RRBS)的范围,与普通随机二进制译码相比,能够减少电路的复杂度,提高电路的运行速度,增强电流源的动态匹配性能,更加适合先进的工艺制程。DAC的电流单元采用四开关结构,并利用共源共栅晶体管提高输出阻抗,减小时钟馈通效应。通过调整时钟电路的交叉点,得到合适的差分交叉点时钟,利用交叉点可控的时钟控制DAC开关的交叉点,减少DAC的开关输出毛刺,提高DAC的整体性能。利用偏置复制技术产生与温度无关的稳定可靠偏置电压和电流。基于Cadence环境下的Spectre仿真器以及Layout工具,完成了电路的设计和版图布局。在负载为50Ω的条件下,输出电压摆幅为±lV,满量程电流为20mA。在3.125GS/s的采样率下,通过两种译码模式(DEM译码和二进制译码)的合理选择,DAC可以在相当宽的频率范围内获得74dB以上的SFDR,整个系统的建立时间为4.8ns,芯片总功耗约为392.4mW。有效芯片面积约为1.4mm×1.0mm,整体芯片面积为2.5mm×2.5mm。