由于将大容量储存器集成到芯片内仍然存在很多困难,因此绝大部分So C会大量使用外置的储存器芯片。储存控制器性能是影响系统性能的关键,而现有通用储存控制器存在数据吞吐量较小、采样设置繁琐等性能与灵活性等方面的不足。本文基于国内外储存控制器的发展现状系统分析了各控制器结构及性能的优缺点,重点针对控制器的高速性与灵活性进行优化与设计,并进行完备的功能验证与性能测试。主要研究工作和结果如下:首先,针对控制器提出一系列优化设计方法并进行逻辑实现。根据AXI的传输特性,在AXI模块内部增加了命令缓存,实现了总线内部逻辑的流水化,降低握手与译码等无关逻辑在传输行为中的占比,提高总线带宽的利用率。根据控制器结构特点,在AXI总线与仲裁器间增加数据缓存,一定程度上将总线通信时间与后续数据处理时间重叠,提高控制器总体的传输性能。基于储存器数据采样特性,提出一种基于“FIFO-DLL-回环信号”的采样系统,在确保采样正确的基础上,补偿后续布局布线和芯片接口器件导致的延时。其次,本文完成了设计控制器的软硬件协同验证。建立基于UVM框架的IP级验证平台进行功能完备性验证,并基于某MCU开发环境进行So C级补充验证。验证报告表明,功能覆盖率为100%,代码覆盖率为91%,可确保控制器的功能完备性与可实现性。在SMIC40纳米工艺下,使用Cadence公司的RTL-Compiler软件进行综合,控制器的时钟频率可达到设计的预期值200MHz,总单元数为35267,单元面积为68553平方微米。最后,对搭载了本IP的某款MCU进行实际测试,测试结果表明本设计可正常完成与外部储存器的通信,并且可达到较好的数据传输效果。综上,本论文基于AMBA AXI总线设计了一款通用储存控制器,可提高储存器带宽利用率,对其他控制器的设计有一定的参考意义。