信道编码是提高信息传输可靠性的重要技术，而寻找性能优异、实现复杂度低的编译码方案是信息论领域的研究热点之一。随着迭代译码思想和稀疏图码的研究兴起，低密度校验（Low-Density Parity-Check, LDPC）码获得了广泛的研究和应用。近年来的研究表明：在中短码长上，多元LDPC码具有比二元LDPC码更好的纠错性能，尤其与高阶调制相结合时，激起了学术界广泛的研究兴趣。然而多元LDPC码相对较高的译码复杂度削弱了它在性能上所具有的优势。本文主要研究多元LDPC编码调制系统，并着重讨论了多元LDPC编码调制系统中的低复杂度解调算法和译码算法及其实现。其中针对编码调制系统中采用基于有限域构造的多元LDPC码，在不同的译码算法下，分别研究了在BPSK（BinaryPhase Shift Keying）和QAM（Quadrature Amplitude Modulation）调制方案下低复杂度的解调算法，并针对扩展最小和译码算法下译码器的实现展开了研究工作。主要成果可概括如下：(1)采用扩展最小和译码算法进行译码时，软信息的生成只需可靠性较大的若干个值。首先，针对以BPSK为调制方式的多元LDPC编码调制系统，对软信息生成算法进行了研究和改进。通过对对数似然比（log-likelihood ratio，LLR）采用基于符号硬判决的定义，提出了一种快速而简单的LLR生成算法，所生成的LLR数目及排序可以根据系统可靠性要求而定。在此基础上，提出了该算法的硬件实现结构和电路框图。(2)对采用高阶调制方案的多元LDPC编码调制系统的软信息生成算法进行了研究，提出了两种可快速简单的生成似然概率的算法。首先，针对多元LDPC码随机译码算法的译码所需的随机符号流进行了分析和研究，借鉴了球形译码算法的思想，提出一种求取以接收信号为圆心的圆内有限个符号的似然概率的算法。随后，针对多元LDPC码的扩展最小和译码算法的译码所需的似然概率进行了研究和分析，由于扩展最小和译码算法所需的是可靠性较大的符号似然概率，对星座图上所有星座点的利用可以分为两部分，提出了一种分块生成似然概率的算法，降低了译码器前端软信息生成算法的复杂度。(3)针对多元LDPC码的扩展最小和译码算法在实现上资源消耗过大的问题，详细分析了扩展最小和算法实现的设计思想，并设计了译码器FPGA实现的具体结构，主要优化了硬件实现中所涉及参数的设定和各子模块的设计。研究了初始消息向量的计算、校验节点更新和变量节点更新中的数据处理及相应运算。并对变量节点模块和校验节点更新模块进行了联合设计，可节约大量的逻辑资源和单元资源总数，提高了时钟工作频率。