Internet 网络整体性能的提高涉及到传输技术、主机速度、操作系统、交换机和复用器等诸多方面,而路由器性能仍是其中最关键和最重要的因素。通常,高端路由器由网络处理器、交换结构和PHY 层三大关键部分组成。为了提高高端路由器性能,缓解互联瓶颈,改善对流量管理有特殊要求时网络处理器的数据处理能力,本系统采用专用的ASIC 硬件来完成规定的数据包处理。TMP(Traffic Management Processor)芯片作为网络处理器和交换结构的接口部分,承担着网络流量管理的重要功能。TMP 芯片分为上行、下行两个部分,可处理20G 的用户容量。它通过两个10G 的SPI4.2 接口和网络处理器对接,交换侧则提供若干高速串行接口(SerDes)和交换网对接,从功能上看相当于一个流量管理(TM)和SerDes 的集成。本文对TMP 芯片上行部分中关键的上行队列模块(INQ)和标签处理模块(LBP)进行了设计和FPGA 实现,并对ALTERA 公司的SPI4.2 IPCORE 进行了验证。INQ 模块对从网络处理器过来的数据进行整形处理,包括区分数据类型、进行包的合法性检验、数据整形并对其中一种类型数据进行包长统计等;LBP 则负责对不同类型的报文进行区分并查表计算出报文在下一模块中存储的队列号,同时对数据包头进行重构。本TMP 芯片不仅可用于T 比特路由器平台中,还可应用于IPV6路由转发模块和交换模块等需要对网络流量进行管理的场合,该芯片的研究对于高端数据流量管理芯片的研究具有极重要的意义。本文在对所设计的TMP 芯片中的流量整形和标签处理模块进行设计和仿真的基础上,将其在FPGA 系统上得以实现并通过了硬件系统的验证和测试。测试结果表明,所设计模块达到了设计指标和并实现了预定功能。