论文部分内容阅读
随着集成电路工艺的进步,晶体管的工作电压逐渐降低,处理器的主频不断提高,芯片的集成度也不断提高,这都使得处理器的瞬态故障率(SER)急剧增加。宇航处理器除了受到上述因素的影响外,由于应用环境的特殊性面临着更加严峻的可靠性问题。同时宇航设备的重要性和敏感性,决定了宇航高可靠处理器的设计必须依靠自主创新。
本文对处理器容错技术进行比较全面的分析,结合LEON3(SPARCV8)处理器的自身特点,通过比较深入的理论分析和实验验证,研究高可靠处理器的设计与验证方法,包括设计流程、容错设计、故障注入以及验证流程。
本文的工作主要集中在以下几个方面:
1.搭建完整的LEON3系统开发平台。包括开发环境的搭建,LEON3系统的配置,LEON3系统的仿真、综合和布局布线,boot-proms和应用程序的编译、下载、执行和调试以及LEON3系统的FPGA验证平台。
2.比较深入的研究体系架构级处理器容错技术。本文着重对体系架构级处理器容错技术进行分析,并结合LEON3处理器的特点,以较小的代价实现加固目的为原则,确定高可靠LEON3处理器的加固方案。
3.采用三模冗余和流水线重启等技术对LEON3处理器的寄存器文件、7级流水线以及cache控制器进行了加固。采用三模冗余技术实现7级流水线和cache控制器加固后,处理器的组合逻辑资源消耗大约增加18.53%,时序逻辑资源消耗增加63.10%,性能损失1.02%;采用parity技术实现寄存器文件存储数据的错误检测,并利用流水线重启技术实现错误数据纠正后,组合逻辑资源消耗大约增加2.00%,时序逻辑资源消耗增加1.03%,性能损失0.61%。
4.选用MiBench测试程序集在FPGA验证平台上验证高可靠处理器。测试程序的运行结果表明,加固后处理器的功能正常,加固设计并不影响处理器的正常功能。
5.对故障模拟和注入技术进行了研究,探索出一套符合实际条件的故障模拟和注入方案,可以在高可靠处理器的设计前期对加固设计进行直接有效的故障注入,快速验证加固效果。通过本注入方案,验证了加固设计的容错功能,所加固的寄存器文件、7级流水线以及cache控制器均达到了既定容错目的。