扩频技术因其本身固有的抗干扰抑制特性得到了迅速发展,其中直接序列扩频通信(Direct Sequence Spread Spectrum,DSSS)系统是最典型的扩频通信系统,具有抗干扰能力强、保密性好、频谱利用率高等诸多优点。多进制正交编码扩频技术凭借更高的频谱扩展效率和高效的信息传输率,广泛应用于军用扩频通信。然而,传统通信系统往往采用固定模式,不够灵活,不利于功能的扩展与升级,难以满足发展的需要。随着软件无线电技术(Software Defined Radio,SDR)概念的提出,以及数字信号处理器(Digital Signal Processor,DSP)性能的提高,使得采用软件编程的方法来实现无线电台的各种功能,从基于硬件、面向用途的电台设计方法中解放出来成为可能。本文在这种指导思想下,以成熟的扩频通信系统物理层收发算法为基础,针对如何在多DSP系统实验硬件平台上实现多进制直接序列扩频通信进行了深入的研究。研究内容包括:基于FPGA+DSP阵列的多进制扩频通信系统调度控制设计;第三级流水DSP1的算法模块编程实现;基于多DSP的实验硬件平台接口调试。本文首先介绍软件无线电的概念,以及直接序列扩频和多进制扩频技术。第二章开始对本多进制扩频通信系统的总体设计进行描述,包括系统基本结构,基本参数,完整的系统发送过程和接收过程。并结合实验硬件平台的组成和系统收发处理过程,对多块多级DSP进行了合理的任务执行分解,保证各级流水之间数据的及时传递。第三章按照系统设计要求,结合各器件的执行任务,在硬件平台上展开系统调度控制方案设计,并对设计的两种调度控制方案进行了分析比较。第四章根据系统设计对第三级流水DSP1的算法模块实现进行描述,给出了RS时域编码和频域快速译码的实现方法,并给出程序测试结果。最后,结合硬件平台的接口调试工作,总结了调试过程和测试结果。