论文部分内容阅读
互联网的高速发展和网络规模的急剧增加使网络数据流量呈指数形式增长,高性能计算、数据中心、网络直播、AR(增强现实)和未来的VR(虚拟现实)等对网络带宽、交换吞吐量均提出了更高的需求,从而对现有网络交换设备的性能提出了新的要求。高速交换结构广泛应用在高性能交换芯片设计、集成电路内部互联、内存控制、通信控制和定制协议等多个方面。本文以国家“XX高速串行RapidIO交换芯片”重点项目为支撑,按照需求分析、方案设计、工程实现等流程,完成了基于交叉点带缓存的crossbar交换结构-CICOQ设计、调度算法设计、RTL仿真验证、UVM验证、FPGA原型验证和DC逻辑综合等工作。本文设计实现的CICOQ交换结构规模为8x8,数据位宽为32bit,聚合带宽达到128Gbps。支持单播、多播和广播模式,DUT代码可以按照实际需求改变为16x16或其他规模,可应用于构建小型交换网络和集成电路模块间的数据交换,具有一定的可复用性和工程参考价值。本文的主要工作如下:1、对基于crossbar的多种交换结构进行分析比较,在CICQ交换结构基础上设计实现了CICOQ交换结构,并确定交叉点缓存、VOQ缓存等关键参数。2、对交叉点带缓存crossbar交换结构的调度算法进行了研究,以RR_RR调度算法为基础,设计了CICOQ交换结构的输入和输出调度算法,调度算法总延迟为10个时钟周期。3、对UVM验证方法学进行研究并搭建了CICOQ交换结构的UVM验证平台,按照测试点列表在VCS软件环境下通过UVM验证平台对CICOQ进行了全面验证,结果显示设计功能全部正常,其中代码覆盖率达到可解释100%。4、通过Xilinx公司的Vivado软件环境和搭载Virtex-7系列XC7VX690T芯片的开发板对CICOQ交换结构进行了FPGA原型验证,验证结果表明在硬件环境下CICOQ交换结构能够正常工作。5、通过DC综合工具对本文的CICOQ交换结构进行了逻辑综合,在65nm工艺常温工作环境下,系统最高工作频率达到500MHz,面积为381878,功耗为123.532mW,最小时延达到20ns。