随着计算机网络技术的迅猛发展,网络流量的迅速增加,系统对带宽的需求不断扩大。并行总线的带宽已经不能满足当前及下一代计算机系统的需求,串行总线凭借其传输速度快,扩展性好等优点,在许多领域已经开始替代传统的并行总线。但是,高速数字化的趋势也带来了日益严重的信号完整性问题。这些问题给系统硬件设计带来了更大的挑战。高速串行系统的设计必然要面对反射、串扰、传输线之间的耦合情况、差分信号、仿真模型以及互连延迟引起的时序等一系列信号完整性问题。因此在高速串行系统设计中能否处理好系统的信号互连,解决信号完整性问题,是系统设计成功的关键。从而使得在高速串行系统设计中,进行上述问题的理论研究和仿真分析变得极为重要。本文的主要内容是对高速串行交换系统进行了详细的设计,并对高速系统中存在的信号完整性问题进行理论研究和仿真分析。首先描述了高速串行系统设计中可能遇到的信号完整性问题,在阐述影响信号完整性问题因素的基础上,详细分析了当前信号完整性问题研究的发展状况,总结出解决此类问题的一般方法。其次对PCI Express总线架构进行了分析,并对系统总体架构和各个模块进行详细的设计。然后基于信号完整性要求,对系统PCB进行详细的设计,给出了差分信号的处理办法。最后讨论了高速PCB的信号完整性仿真方案,结合本系统的设计实例,对关键信号和关键网络进行仿真验证,提出了针对更高速PCB设计的应对策略。