论文部分内容阅读
BES-Ⅲ探测器是一个安装于北京正负电子对撞机BEPCⅡ上的通用粒子谱仪。在τ-粲物理能区对标准模型的精确检验以及新物理的研究中,BESⅢ都做出了重要贡献。但负责径迹重建的主漂移室内室由于老化作用性能严重降低,影响了探测精度和径迹重建效率。另一方面,用于粒子物理实验的高精度低功耗的轻薄CMOS像素传感器(CPS)在国外的研发已经成熟并得到了相对论重离子加速器的STAR实验验证,使得这一技术研发的探测器成为BESⅢ内层寻迹器升级的重要候补方案。而针对像素探测器的研究,我国尚处于起步阶段。为了探究CPS在BESⅢ实验中应用的可行性,并推动我国的硅像素探测器技术的发展,本文对当前主流的CPS设计方案进行了调研,测试分析了法国IPHC研究所最新研发的传感器并优化了硅寻迹探测器的设计方案。其中,相关束流测试结果证明,基于逐行扫描的帧读取模式可以实现10μm空间分辨率、约20.8μs读取时间及80 mW/cm2左右功耗的几平方厘米大小的CPS芯片。这种低功耗、高集成度、高分辨率的单片式像素传感器可以构建几平方米面积的高分辨率径迹探测器。此外,本文对于硅像素探测器几何结构的优化工作形成了一套针对桶部硅寻迹器的较完整的设计优化策略,并实现了包括基于各种径迹拟合算法的性能计算、基于递归树及探测器布局排列扫描的几何优化和基于Geant4的模拟验证在内的全功能软件。在芯片空间分辨率约10μm、每层探测器厚约0.36%X0的条件下,相应的方法和软件被应用于BESⅢ的硅像素寻迹探测器的研发,确定了 3个探测层沿寻迹器桶部径向均匀排布为针对BESⅢ实验末态带电粒子的动量分布的最优设计方案,且其性能完全符合实验需求。在与IPHC研究所的合作中,本文在芯片开发测试的相关工作打破了国内此类研究的空白,而关于硅探测器几何最优化的相关研究回答了 BESⅢ内层寻迹探测器设计的关键问题,并对未来环形正负电子对撞机(CEPC)实验中寻迹探测器的设计优化提供了经验和可靠的研究方法。