多媒体技术催生了高清视频的发展,视频分辨率需求逐渐增长为1080p高清电视(HDTV)、3840x2160p超高清电视(UHDTV)以及更高,在庞大的视频数据规模下,视频编码技术也在逐渐发展。H.265/HEVC标准于2013年起成为当前最为通用高效的视频编码标准,其带来超高压缩效率的同时也造成了编码运算复杂度的大大增加,因此优化H.265/HEVC的编码计算是当前国内外研究的重点。CABAC作为HEVC的熵编码算法,是整个编码流程的吞吐瓶颈,本文基于H.265/HEVC视频编码标准,对CABAC熵编码的算法提出了编码速度上的改进方案,并对CABAC二进制算术编码器进行了高效的FPGA实现。本文主要工作由以下两点构成:(1)在算法改进部分,本文提出了一种基于HEVC的CABAC概率估计更新加速算法,通过将编码数据进行分组打包,仅在每组符号编码完成后进行一次概率估计更新,在对编码效率影响较小的前提下,可对编码速度造成一定幅度的提升。实验结果表明,对HEVC视频图像的编码,该改进算法在平均提高11.3%~19.5%的编码速度的情况下,平均仅使编码效率下降2.15%~3.05%,用小幅度的编码效率下降换取了较大的软件编码速度提升,该算法在软件HEVC编码领域具有良好的改进意义与应用价值。(2)在硬件实现部分,本文实现了CABAC编码中二进制算术编码器的一种高效的硬件流水线结构,根据算法特性设计并优化了编码器的硬件架构,将概率状态数据储存在SRAM中,并使用查找表优化概率估计更新运算;对编码数据进行打包处理,简化概率估计更新带来的计算量,降低了SRAM的资源使用量;二进制算术编码使用四级流水线结构,支持并行化编码,并减小计算过程中的数据依赖性。仿真结果表明,本文的硬件CABAC二进制算术编码器在有限的硬件资源消耗下,平均每时钟周期可以完成4个bin的编码,平均时延为3~5个时钟周期,吞吐率达到800Mbin/s,能够符合1080p高帧率高清视频硬件实时编码的需求。