SOC测试结构研究是当今可测性设计研究领域内的重要课题。SOC内部集成了中央处理器内核、储存单元、通信接口、内部总线以及特定功能电路等多种复杂单元。为提高芯片的可测性,通常需要在SOC内部增加测试结构。IEEE 1687标准提出,在SOC内部对应不同芯片内部测试单元,芯片厂商设置不同测试功能的测试仪器,完成芯片内部测试。测试控制器通过SOC的JTAG接口,利用TAP控制器,驱动指令寄存器输出指令,访问不同层次结构的网络,打开目标SIB,经测试数据寄存器实现对内部测试仪器的控制和访问,提高了SOC测试的可控性。设计实现了基于IEEE 1687标准的单层网络结构。该测试结构涵盖了IEEE 1687标准中定义的SIB结构、测试数据寄存器结构、单层网络连接结构等硬件结构。设计实现了对片内单层网络结构,提出了改进TAP控制器和改进指令寄存器结构。使用通过外部测试模式选择信号对指令寄存器中的内置指令进行选择,实现对SIB链路的配置,从而实现对嵌入式测试仪器的访问。设计实现了基于IEEE 1687标准的多层网络结构。在单层网络结构的基础上,提出并设计了一种以SIB链路为核心的多层网络结构模块化设计方案。设计改进了多层网络TAP控制器和指令控制器结构,实现了通过外部测试模式选择信号对内部指令编码状态译码。该设计结构能够满足大量、多种类、多优先级测试访问需求。设计实现了基于IJTAG结构的复合网络。以IJTAG架构为基础,结合基础结构、单层网络结构、多层网络结构,实现了多功能、多用途的复合型网络设计。复合网络结构以传统JTAG为外部接口,设计了顶层TAP控制器结构,实现了传统JTAG模式和IJTAG模式复用功能,同时利用IJTAG控制器实现对IJTAG访问状态选择进行控制。本文对基于IEEE 1687标准的单层网络结构、多层网络结构以及基于IJTAG结构的复合网络分别进行了仿真验证,证明了各结构设计的有效性。实现了基于IEEE1687标准不同测试结构的设计验证,满足了增加SOC内部测试可控性的要求。