DRAM集成电路芯片的刷新周期直接影响其功耗及性能。在一定条件下,延长刷新周期有利于降低DRAM芯片的功耗,提高性能。本课题以某种DRAM芯片为研究对象,通过改变该DRAM芯片在集成电路制造过程中的工艺及工艺整合技术来研究延长其刷新周期的若干方法。延长刷新周期的方法有很多,有人注重于改变材料种类,有人注重于改变电路设计结构。本文主要侧重于改变DRAM制造过程中的工艺及工艺整合技术。在分析了可能影响刷新周期的一系列因素之后,把重点改进点放在增加电荷存储量和减小电荷流失量两个大的方向。针对这两个大方向,本课题进行了一系列实验,引入诸如存储单元内轻掺杂注入(CLD implant)、Direct STI CMP、对半球形电容颗粒HSG(Hemispherical Grain)进行掺杂和退火等多种新的工艺或工艺整合技术,以“理论推理—实验—验证”的论证方式为基本研究方式对新工艺进行评估。实验发现,通过增加层叠型电容的高度能显著提高电容值,在HSG形成之后有效地控制好掺杂的磷离子剂量并加入退火将其激活也能提高电容值,电容值的增加有利于延长DRAM的刷新周期。实验还发现,在栅极形成之后,对存储单元内连接位线通孔数据区域进行特殊的存储单元内轻掺杂(CLD implant)注入能有效减少沟道中的电荷流失,从而延长刷新周期。此外,实验还发现削弱源漏与衬底间的电场也能有效减少电荷流失,有利于延长刷新周期。希望本文能为有意于研究DRAM的人员提供一些参考和帮助。