随着信号处理技术的发展，如何降低设备功耗是人们设计过程中主要研究的问题。模数转换器(Analog to Digital Converter)，简称ADC，是绝大多数设备中重要的一部分，是模拟信号与数字信号转换的纽带，因此模数转换器的功耗影响整个设备的整体功耗。在多种结构的模数转换器中，SAR ADC具备结构简单、面积小、功耗低的特点，长期以来获得广泛的应用，其设计技术日益受到关注。　　本文设计了一种10位低功耗SAR ADC，主要由数模转换(DAC)电路、比较器以及SAR逻辑控制电路构成。DAC模块采用分段电容阵列的新型DAC转换网络，有效降低了电容阵列的功耗与电容个数;同时在传统比较器的顶端采用MOS管恒流源减小了失调误差，并对其传输延时和分辨率进行仿真;SAR逻辑控制部分采用由CMOS传输门和与非门组成的D触发器，有效节约了电路面积，降低了功耗，对其进行仿真验证。　　最后对SAR ADC整体电路进行了系统仿真，仿真结果表明本论文设计的SAR ADC能够达到设计要求。静态性能参数:DNL为0.23/-0.23LSB，INL为0.27/-0.25LSB;动态性能参数:SNR=47.9dB，SINAD=47.8dB，SFDR=68.9dB。工作时瞬态电流为300μA，平均功耗为0.36mW，满足设计要求。