近年来,随着高速数据传输技术的快速发展,各种设备传输的海量数据呈指数级增长。在此基础上,为了提高数据处理的效率,硬件加速技术也得到了很好的发展。如何将大量的数据既稳定又高效地传输到主机和硬件板卡上,并进行后续的处理是极其重要的。基于此背景,本文主要进行了如下内容的研究:分析研究了 PCIe高速串行总线的协议规范及事务层的功能和事务层的数据包结构,通过研究PCIe总线拓扑结构,确定了传输系统的体系结构,为后续的PCIe速数据传输系统设计奠定了基础。研究了 Xilinx 7系列FPGA PCIe IP核的用户接口时序,在此基础上完成了 PIO、总线主控式DMA的设计。对两种形式的PCIe传输方式进行传输验证,并分析其存在的问题,为后续采用XDMA进行PCIe高速数据传输设计提供了设计思路。对基于XDMA IP核的分散聚合式DMA高速数据传输设计的实现方法进行研究,完成了 XDMA硬核用户时序接口和传输逻辑的设计,通过驱动程序和板卡的联调,在硬件开发平台上完成对基于XDMA的PCIe高速传输设计的测试验证。在此基础上本文提出了一种基于XDMAIP核的传输架构,并为其设计了对应的上位机程序,架构可以将接收上位机程序的数据进行缓冲,实现主机和FPGA板卡的通信的同时在板卡中对数据进行处理,最后再将处理之后的数据传回上位机程序中进行后续的数据处理。该传输架构为卫星通信中的信关站硬件加速架构提供了一种的可行思路。