早期的集成电路测试主要通过功能测试向量来完成，但随着系统复杂度的不断提高和工艺技术的日益发展，可测性设计已经成为了集成电路设计所必不可少的辅助设计手段。本论文的工作目标是针对集成电路设计和制造技术的发展新趋势，构建了数字信号处理器DSP的可测性设计解决方案。 可测性设计即调整电路的内部结构，使电路变得易测。本文针对DSPF240的结构特点，研究并实现了边界扫描、内部部分扫描和内建自测试三种可测性设计技术，取得了良好的效果。 边界扫描测试是针对芯片的应用系统进行测试的；本文按照IEEE1149.1标准详细设计了边界扫描测试系统，应用到芯片内部测试，节约了测试I/O口消耗，简化了测试过程。为了克服时序电路由于状态很难确定所导致的测试复杂度，采用了扫描技术；根据芯片的实际情况，设计了基于MUX的全扫描结构，既得到了较高的故障覆盖率，又对芯片面积影响较小，达到了较好的效果。 由于定点DSPF240芯片内有SRAM，而SRAM的片外测试比较困难且速度较慢，所以文中第四章采用内建自测试技术对SRAM进行了可测性设计，完成后可以用正常的工作速度实现对存储器的测试。 对电路进行可测性设计，将缩短产品的开发周期、降低产品的开发成本。