为了满足对多个时间同步终端同时进行测量的需求,实现时间间隔测量多通道、大量程的要求,研究了时间间隔多通道并行测量方法,对该方法进行了理论分析,设计系统方案,基于FPGA上实现并在该平台进行仿真和验证,并对系统性能进行测试。论文首先讲述了研究背景、研究现状以及介绍了设计基础内容,还对论文内容做了大致的规划并说明了本论文研究的创新点。给出了评定时间间隔多通道并行测量的具体技术指标,并对影响测量的因素进行了说明。其次在分析常见时间间隔测量方法的基础上,先以实现双通道时间间隔测量为设计基础,详细说明工作原理,明确设计方案。进而根据上述研究理论,实现时间间隔多通道并行测量,在说明工作原理、设计方案的同时,分别对两大实现难点进行分析并解决,使时间间隔多通道并行测量得以实现。其中第一个实现难点是解决在不区分开关门信号的前提下,对何时开始计数、何时结束计数进行判断的方法;第二个实现难点是合理分配并行输出的管脚数,确保可以实现大量程的时间间隔测量。根据设计方案表明,选择基准参考时钟为250MHz,最终可实现测量分辨率为4ns、量程为8s的时间间隔多通道并行测量。然后通过FPGA仿真平台对设计方案中各功能模块进行功能仿真和验证,并分别对双通道时间间隔测量和时间间隔多通道并行测量方法进行功能仿真和验证,给出了仿真结果。仿真结果表明,论文设计的测量方法可以实现时间间隔的多通道并行测量。最后设计测试方法和测试平台方案,规划测试内容,完成了稳定性测试、准确性测试以及比对测试,得到并详细分析了测试结果。测试结果表明,该方法可实现12通道时间间隔并行测量,测量分辨率为4ns,测量时间间隔结果标准偏差可以达到1.9ns。