嵌入式处理器占世界半导体工业的巨大市场份额,如ARM、MIPS、SPARC、PowerPC等嵌入式处理器已广泛地应用于高性能网络通信、信息安全和高端消费电子产品等领域.MIPS32TM4Kc是一高性能、低功耗,32位的RISC处理器内核,应用于SOC.其内核有多个部分组成,除法单元是其中的重要组成部分.课题的任务就是完成这一单元的所有工作,包括根据流水线要求设计出除法算法,RTL(RegisterTransfer Level)设计,电路设计,直至完成版图设计.除法单元的设计采用全定制设计流程.具体来说,数据通道采用全定制设计,以获得最快的时延,控制部分采用综合来实现.4Kc的除法指令分成32位的有符号除法和无符号除法,执行一条除法指令需要35个时钟周期(包括运算和调整),基于此要求,作者对传统的方法进行修改,采用33位的补码加减交替算法实现这两种除法指令,这种方法的最大优点是可以用最少的硬件满足指令要求.RTL设计的所完成的任务是首先设计出除法单元的结构,然后用逻辑代码表示出来,同时为保证逻辑的正确性,作者对各种情况的数据进行了验证,这一阶段的重点是设计出了除法单元的控制状态机,包括状态的转换和控制信号的正确输出.电路设计的任务是将逻辑级的代码用门级的电路表示出来,这一阶段所做工作的重点是在保证逻辑正确的基础上对关键路径进行电路仿真,尽量减少其时延,以提高时钟的速度,经过反复的修改,实际的时延要求满足芯片的整体要求.最后是版图设计,根据设计出的电路,完成了数据通道的版图,及相关的验证工作.