近十几年来,随着有线通信的迅猛发展,数据的传输速率几乎在成倍的增长。伴随着数据传输速率等性能的提高,原本用于光纤通信的串行接口技术Serdes在电子通信领域崭露头角,并逐渐的成为不可取代的关键技术。这种点对点的串行通信技术充分利用信道的信道容量,减少所需的传输信道和器件引脚数目,从而大大降低通信成本。时钟数据恢复电路是Serdes系统的重要组成部分之一,它决定着接收端能否正确的接收到传输的数据。本论文首先对时钟数据恢复电路进行了概述,然后对国内外有关时钟数据恢复电路的研究的进展进行了介绍;其次介绍了通信系统的模型,并对模型中的各个部分进行了详细的分析;然后简单的介绍了各种类型的时钟数据恢复电路的工作原理,并把对时钟数据恢复电路最关心的抖动进行了详细的研究;最后采用SMIC 180nm工艺设计了一款可实现2.5Gbps数据传输速率的时钟数据恢复电路,时钟数据恢复电路中既有Verilog实现的数字部分,也有模拟部分,使用Cadence和QuestaSim软件对各个模块电路和整体电路进行仿真,并给出了相应的仿真结果。最后一章,对论文进行了总结,并提出了本论文中设计的时钟数据恢复电路所存在的不足以及对未来的期望。