超大规模集成电路和高压功率器件技术的发展推动了功率集成电路的发展。功率集成电路应用广泛,包括平板显示驱动芯片、通讯类芯片和智能控制类芯片等等,使用功率集成电路是为了降低成本并提高可靠性。为进一步降低开发周期和成本,通常考虑与低压工艺之间的兼容。Latch up(闩锁失效)是功率集成电路中普遍存在的问题。本论文从某类功率驱动芯片的闩锁失效原因入手分析,介绍了CMOS电路中闩锁失效问题的产生背景,并对这种失效结构建立基本模型进行分析,从理论上找到影响闩锁结构的关键参数,然后从工艺和版图上提出在CMOS结构中一些抗闩锁的基本方法;接着从某类功率驱动集成电路入手,在低压和高压电路中找到潜在的闩锁失效结构,同时提出了ESD保护电路和闩锁失效的相互影响;通过提取潜在的失效结构,用软件Tsuprem4和Medici进行模拟,分别在低压和高低压电路中加入各种保护措施,包括多子保护环和少子保护环结构,比较触发电压大小,找到一种最优的保护措施;基于模拟结果,通过改进版图布局,同时将最佳的保护措施植入版图中进行流水;最后介绍了闩锁的测试方法,并且将流水回来的芯片进行实测,从而验证改进措施的有效性。本论文是针对功率集成电路中闩锁失效问题的研究。基于版图合理的布局布线,同时加入新的版图保护结构,通过实际测试证明这些保护措施很好的提高了功率抗闩锁能力。为今后功率集成电路中的抗闩锁方案积累了丰富的经验。