随着集成电路技术的高速发展，通讯系统和微处理器常常需要使用不同的频点用于不同的功能应用。锁相环电路在集成电路及片上系统中扮演着不可或缺的角色，也是模拟集成电路设计领域最具挑战的模块之一。本课题设计的频率合成器使用具有低功耗、锁定相差小、低抖动和捕获范围大等优点的电荷泵锁相环。频率合成器包括了鉴相器、电荷泵、低通滤波器和简单的环形压控振荡器来实现低噪声、高增益和高线性度的锁相环。本课题将使用0.35umCMOS工艺对电路进行仿真和绘制出版图，将对锁相环的各个电路结构进行详细的研究，并按照预定的多输出频点设计出符合电路性能的环参数以减小噪声。本文采用的环参数设计方法不等同于单一频点的环参数设计，需要对不同的频点进行环参数分析。并且对电荷泵锁相环电路的工作原理、数学模型以及相关性能进行了分析。多输出频点的难点在于环路参数的设计，由于频点的不同。PLL中的分频器N不同会影响环参数的设计。因此采用均方值来确定最终的参数值，经测定所采用的数值在所需要的频率范围内具有良好的噪声。本课题的另外一个难点在于设计出低噪声的压控振荡器，并具有一定宽的频率范围。在本文中采用了设置初始电流等方法设计出合理的KVCO值和线性度，设计的KVCO在100MHz/V。利用HSPICE仿真工具对相关电路进行了参数仿真，并顺利通过了流片和初步测试，达到了预期的目标。测试的结果表明：输出频点可达125MHz，VCO的调节范围是180M~437M，在240M工作频率的相位噪声是-111dBC/Hz@1MHz,功耗小于40mW。可应用于：手机,数字电视，掌上电脑,数字电视复位，全球定位系统，数码相机和数码相框。