论文部分内容阅读
本设计采用了以FPGA作为主控逻辑模块，从而实现了数据的硬件采集。设计中采用了自顶向下的方法，并将FPGA依据功能划分为几个模块，详细介绍了各个模块的设计方法和功能。FPGA模块设计采用VHDL语言，在Quartus Ⅱ中实现了软件的设计和仿真。整个系统可以实现6路最大工作频率是40kHz的模拟信号的采集和6路内部通信信号以实现自检的功能。