论文部分内容阅读
高速调制器基带处理的两个核心器件是FPGA和DAC,如何保证二者之间在高速传输时接口安全可靠,成为制约高速调制器发展的关键因素。FPGA与DAC之间高速接口设计的一个重要环节是FPGA发送数据被DAC正确的采样。文章通过应用的背景提出一种基于系统级动态测量的方法确定数据发送的时序窗口,进而从时序窗口中间选取中间值以确保FPGA与DAC接口数据采样正确并且余量充裕。该方法无需进行传统的时序分析,在高速传输时简单、安全、可靠。