一种面向FPGA的高速串行接口发送机

来源 :2016北京微电子研究生学术论坛 | 被引量 : 0次 | 上传用户:renewmyself
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  文章介绍了一款高速串行接口发送机芯片.均衡器采用多抽头前馈均衡结构且各阶均衡系数均可调,增大了均衡调谐范围、提高了均衡精度.驱动器采用H树型电流模结构,提高了电流利用率,降低了功耗.设计采用TSMC 55nm CMOS工艺,电源电压为1V,输出数据率范围为550Mb/s至6.25Gb/s.在最高工作速率6.25Gb/s下发送机整体功耗约20mW.
其他文献
现在现场可编程门阵列(Field Programmable Gate Array,FPGA)已经被广泛得应用于数字信号处理(Digital Signal Processing,DSP)领域,这是因为使用FPGA进行DSP设计可以大大减少从算法到实现硬件之间的设计时间。其中FIR (Finite Impluse Response)是DSP应用系统中的一个重要组成部分,在FPGA上实现FIR使用得最多
本文报道了一种基于色相算法的彩色表面等离子体共振(SPR)成像传感器,该传感器不仅能够对发生于SPR芯片表面的物理化学反应进行直观的图像观测,还能基于色相算法对这些表面反应进行定量分析.利用自制的波长/图像同步检测型SPR传感器,实验获得了不同共振波长对应的共振图像,然后借助色相算法求得每一幅共振图像对应的二维色相分布及其平均色相,建立了共振波长与图像平均色相的依赖关系,用于优化基于色相参数的SP
本文设计了一款应用于无线脑电信号(EEG)检测系统的射频发射机芯片.该发射机采用标准的0.18umCMOS工艺设计,主要包含锁相环和功率放大器模块.锁相环电路中采用新型16/17预分频器结构以提高分频器的工作频率,同时压控振荡器采用数字调谐与模拟调谐相结合的方式拓宽了频率输出范围.测试结果显示PLL输出频率范围为2225-2580MHz,锁定时间约为49us,发射机采用高效率E类功率放大器,最大输
利用溶胶-凝胶分子模板法在表面覆金的玻璃基底上制备275nm厚的介孔二氧化钛(TiO2)薄膜,形成等离子体波导(PW)传感芯片.利用菲涅耳公式拟合实验测得的导模共振波长,得出TiO2薄膜的多孔度约为0.589.基于光学互易定理仿真分析了置于介孔导波层中的电偶极子的拉曼辐射角分布,结果表明:辐射到衬底中的拉曼光包含沿导模共振角辐射的定向信号和辐射角小于全反射角的非定向信号;前者需借助棱镜耦合器才能被
细胞迁移在组织修复、伤口愈合、动脉粥样硬化以及恶性肿瘤转移等多种生理和病理过程中起到了关键作用。在细胞迁移研究中,虽然划痕法已经被广泛使用,但传统划痕法存在重复性差、通量低以及不能模仿体内细胞二维微环境等问题。因此,本文提出了一种96孔二维微流控划痕芯片,这种芯片主要包括玻璃基底、金图案以及PDMS三层结构,其中玻璃基底表面可以形成细胞团,金图案表面可以抑制细胞粘附,PDMS的通孔可以作为实验孔。
布线是FPGA的CAD流程中最为耗时的一个阶段,一种能有效缩短布线时间的方法就是并行布线.本文提出一种减少FPGA时序驱动布线算法运行时间的多线程方法.该算法首先将信号按照线网的扇出数量进行排序,再将排序后的线网平均分配到各个线程中,最后再并发执行所有的线程.在布线质量没有受到显著影响的前提下,即线长增加2.58%、关键路径延时增加1.78%的情况下,8线程下的加速比相对于传统VPR时序驱动布线算
本研究旨在提高可穿戴式血压测量设备的精度,提出了一种信号质量修正的卡尔曼滤波器,追踪血压的连续变化。计算一种联合信号质量指标,并用该指标修正卡尔曼滤波器的测量噪声方差,使卡尔曼滤波器更信任可穿戴设备采集的高质量信号片断。经过20位受试者2小时的测试,与线性拟合相比,该方法显著提升了血压估计的精度。
本文提出一种新型的边沿对准时间放大器,采用三级门控延时链加边沿合成器级联的结构实现增益为4的时间放大,用于提高流水线型TDC的码字转换速率与精度.本文对影响流水线TDC转换线性度的关键问题进行了深入分析,并对所采用的基本门控延时单元进行参数优化设计.整体流水线型TDC在0.35μm标准CMOS工艺下完成设计,仿真结果 显示,输入动态范围为6.11ns,分辨率为13.1ps,转换速率为50MSamp
FPGA片上互连关系一般用一个有向图G=(V,E)来表示,称之为布线资源图(Routing Resource Graph,RRG),用于提供布线搜索,实现逻辑电路之间的连接.目前布线资源图是基于邻接表(Adjacent List,AL)实现的,这种实现方式需要一块相当大的连续物理内存,随着芯片规模的不断扩大,所需的物理内存也不断增大,耗费了大量的计算机存储资源.针对上述问题,本文提出了一种基于查找
FPGA越来越多地用于实现各种DSP运算,而FFT是DSP中复杂度最高、最为典型和常用的一种运算.用FPGA实现FFT存在存储器瓶颈问题,严重制约着大点数FFT在FPGA上实现.本文从实现FFT的数据流出发,建立了一个FFT资源性能模型,以4K到16K FFT为例,在资源和性能方面,FFT资源性能模型都与Xilinx IP相当.再从FPGA器件资源信息的角度出发,将IO,DSP和存储器资源信息作为