【摘 要】
：
存储技术和处理器技术发展速度极不匹配，存储器性能是提高计算机系统性能的主要制约因素，存储器带宽已成为计算机系统的关键资源.DDR3是JEDEC制定的新一代DDR内存技术标准，在深入研究了DDR3的特点和规范的基础上，提出了一种基于DDR3的贪婪启发式访存调度策略，加快了访存请求的调度，提高了存储器带宽的利用率.
【机 构】
：
Department of Computer, National University of Defense Technology, Changsha 410073, China
论文部分内容阅读
存储技术和处理器技术发展速度极不匹配，存储器性能是提高计算机系统性能的主要制约因素，存储器带宽已成为计算机系统的关键资源.DDR3是JEDEC制定的新一代DDR内存技术标准，在深入研究了DDR3的特点和规范的基础上，提出了一种基于DDR3的贪婪启发式访存调度策略，加快了访存请求的调度，提高了存储器带宽的利用率.
其他文献
分布式存储系统为保证数据可靠性，需要对数据进行冗余存储以抵抗节点失效。同时，在修复失效节点过程中，需要消耗大量网络带宽。再生码能够实现存储开销和修复带宽开销之间的权衡最优。根据目前分布式存储系统中带宽资源较计算资源相对紧张的现状，基于矩阵积构造的精确修复最小带宽再生码除了能提供系统码特性之外，同时构造参数之间没有约束限制，具有广阔的应用前景。然而，基于此编码方案所设计的分布式存储系统的性能开销并没
针对高动态环境中节点频繁动态加入和退出问题,提出了一种将长期在线的节点构建为核心P2P网络的分层P2P存储系统拓扑设计。由于IP地址占用和兴趣主机分布呈现聚簇现象,P2P存储系统拓扑也应具有类似的聚簇现象,因此本文采用基于超级节点的层次化P2P结构充分利用这一特点。其中超级节点构成整个P2P存储系统拓扑的核心P2P网络,普通节点通过超级节点接入网络,构成普通节点P2P网络。进一步讨论了信息的发布和
随着分布式存储系统规模的不断增大，其面临的可靠性问题日益凸显.RAID等底层的可靠性增强方法已无法满足分布式存储系统的需求，而文件系统内部实现的可靠性增强机制又不具备通用性，无法适用于综合使用多种文件系统的存储系统.本文设计并实现了一种堆叠式文件系统，提出了一种基于多副本机制提高存储系统可靠性的通用方法.本文以Lustre文件系统为例，探讨了该方法在分布式存储系统中的应用，研究了一致性语义，副本数
大型分布式信息处理系统往往需要集成不同架构、不同软硬件环境的系统和在用的旧系统，如何根据用户权限对异构存储数据进行访问并形成统一视图是一个难题。本文从大型信息处理系统数据统一视图的现实需求出发，提出了一种分布式用户权限控制和数据访问机制。通过设计数据适配器，对数据访问请求进行适配，对异构数据统一映射转换，将映射转换后的数据结果集进行合并处理，实现了分布式多源异构数据的统一视图。
本文提出了一种具有较小的运算复杂度、较高的存储利用率、支持三重冗余的RAIDTR算法,并对算法进行了详细设计。最后在linux下对RAIDTR算法进行测试,结果表明,在实验环境下,RAIDTR的读写性能接近RAID5与RAID6的读写性能。
在raid5写条带(strip)数据的时候,如果突然系统断电、系统崩溃、磁盘位错误等故障,可能导致写条带数据单元( chunk)数据丢失的发生,从而导致在降级模式下无法通过正常的异或运算计算出正确的数据.RAID-5的写漏洞问题一直是一个影响raid-5可靠性的重要问题.本研究提出了一种利用条带伸缩重定向(Flexible Stripe Redirection,FSR)解决raid-5的写漏洞问题
本文对适用于NAND Flash的BCH编码所产生的ECC校验码进行有效性分析，为设计高效能的ECC校验码提供参考。本文对不同BCH编码方案生成的ECC校验码的平均纠错能力、存储利用率及随机差错概率进行了分析研究，分析结果表明在Flash页面预留空间限制内，应尽可能使用纠错能力更强的ECC校验码对大数据块进行保护，能取得更好的纠错效果和差错抵抗能力。
目前,为了加快芯片的上市周期,SoC(System on Chip)更趋向于使用可复用的IP(Intellectual Property)核。由于高速内存接口DDR3采用了8次预取技术,其主流速度可以达到800Mbps,因而也备受青睐。当DDR3 PHY作为一个高速IP核时,其DFT(Design For Testability)集成设计和验证难度加大。本文采用了从JTAG(Joint Test
在实际应用中,RAID5有比较广泛的应用,因此本文讨论RAID5.在不同的行业,请求的数据块大小可能不同,因此,有必要对不同数据块大小的请求进行分析.本文分析不同数据块大小对写性能的影响,深入RAID5内部机制,并讨论了一些提高性能的方法.
本文介绍了65nm CMOS工艺下一款64×21b,1W/2R高速高密度SRAM的设计.采用读写端口分离的10管1W/2R SRAM单元,提升了读写操作的噪声容限.采用两级动态译码电路产生字线脉冲、层次式位线和动态读出电路,提高了SRAM的速度,并降低了功耗.版图后的模拟结果表明,在典型工作条件下,存储器的读出延时为245ps,平均功耗为4.26mW.