【摘 要】
：
浮点融合乘加将乘法和加法看成一个不可分割的操作,不对中间结果进行舍入,因此提高了计算精度,降低了操作延时和硬件开销.本文设计了一款遵循IEEE-754-2008最新标准的支持单
【机 构】
：
中国科学院计算技术研究所 北京 100080
【出 处】
：
第十三届计算机工程与工艺会议(NCCET09’)
论文部分内容阅读
浮点融合乘加将乘法和加法看成一个不可分割的操作,不对中间结果进行舍入,因此提高了计算精度,降低了操作延时和硬件开销.本文设计了一款遵循IEEE-754-2008最新标准的支持单精度规格化数的浮点融合乘加部件,采用高效的部分积压缩树结构、优化的对阶移位部件和高速加法器和改进的前导零检测部件,使硬件开销和操作延时进一步降低.设计使用硬件描述语言Verilog编码实现,通过了模块级验证和初步的系统级验证,并在逻辑分站的基础上,使用65nm工艺库进行逻辑综合.结果表明,本设计的时钟频率可以达到1.1GHz以上,满足设计要求.
其他文献
英国布莱顿市38岁的准妈妈卡特娅·哈里扬内为保持身体健康,坚持在怀孕期间进行体能训练,并在短短数月内,从手无缚鸡之力的弱女子变成了能举起100公斤重物的大力士。据悉,卡
差分功耗攻击DPA技术是芯片安全的主要威胁,为了对其进行防护,本文提出了LBDL标准单元库的设计方法,具体描述了使其支持差分布线的设计过程,并对LBDL与门和互补CMOS与门的功
单粒子闩锁SEL(Single Event Latchup)是最具破坏性的单粒子效应之一.本文介绍了SEL发生的原理,分析了抗SEL的关键技术,在此基础上,在商用0.18μm,1.8V CMOS工艺下对标准单元
本文对低功耗设计中的主要漏流产生原因做了详细的论述,为了解决静态存储器的静态功耗,提出了有效降低存储单元的静态功耗的设计技术:浮动自控电源;高K金属栅工艺.
This article deals with the reasons why another ruts are easily produced while filling the ruts about the 20mm deep with two-layer slurry mixture,and the necess
本文介绍了用于EDGE(Enhanced Data Rate for GSM Evolution)手机芯片的循环冗余校验编/译码方案,对循环冗余校验编/译码器的硬件实现方法进行了研究,通过合理复用及对模块进
本文分析了信道编解码中的块内交织和块间交织,讨论了交织技术的硬件实现方法,提出并实现了一种交织器结构,此交织器结构较以往的交织器结构在耗用硬件资源差不多的情况下,减
自从本世纪初美国第一个钢铁成分分析标准物质问世以来,标准物质的研制和应用得到迅速的发展,应用范围不断扩大。从地质、冶金发展到化工、机械、食品、医药、生物、环境、
限幅放大器是接收器前端的关键组成部分,用于保证接收器后级有效拾取高速信号.高增益、高带宽以及较宽的动态输入范围是其基本设计要求.本文基于0.13μm CMOS工艺,设计实现了
本文介绍了一种复用的SIMD移位器实现结构,在性能、面积几个方面达到设计目标.本次设计的移位器为静态桶形移位器,移位译码和结果选择电路使用针对SIMD特点的全定制设计.通过