论文部分内容阅读
本文分析了递归系统卷积码和非递归系统卷积码,讨论了Viterbi译码的硬件实现方法,提出并实现了一种通用Viterbi译码器结构,满足了系统性能要求,降低了硬件实现开销和系统功耗.
GSM维特比译码器的设计与优化
【摘 要】
：
本文分析了递归系统卷积码和非递归系统卷积码,讨论了Viterbi译码的硬件实现方法,提出并实现了一种通用Viterbi译码器结构,满足了系统性能要求,降低了硬件实现开销和系统功耗
【机 构】
：
国防科技大学计算机学院微电子研究所 长沙 410073
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET'08)
【发表日期】
：
2008年期
其他文献
本文针对宽带多媒体通信卫星的需求,设计并实现了一种基于FPGA的符合DVB-S2标准的可配置LDPC码编码器.设计的编码器主要特点有:利用FPGA中的Block-RAM分组存储校验比特,每组
会议
本文设计实现了一种可由上层逻辑动态调整优先级的仲裁器.本文的设计采用两级仲裁,第一级对拥有相同优先级的请求进行公平仲裁;第二级对第一级的输出进行优先级仲裁.两级仲裁
敏感放大器是存储器中最重要的外围电路之一,对于提高存储器的性能有重要影响.本文对当前存储器设计中三种主要敏感放大器进行了分析,提出了一种新型的敏感放大器优化设计方
数字信号处理等诸多方面对高性能浮点除法器需求日益突出.浮点除法器的运算效率在很多方面已经成为系统性能的瓶颈.本文对SRT浮点除法器进行分析,同时对于工业广泛采用的基4-
本文研究应用在微处理器中的高速CAM(Content-Addressable Memory)电路设计方案.对广泛使用的CAM单元结构及高速或非CAM字结构进行了研究分析,在此基础上,通过改进得到一种高
本文设计并实现了一个全流水的快速浮点乘加器.采用改进的BOOTH算法产生部分积,用3-2压缩器构建wallace树实现部分积的压缩,采用平方根进位选择加法器和超前进位加法器相结合
会议
整数加法器是微处理器的核心部件.为了提高微处理器的性能,需要时其中整数加法器进行精心设计.本文对几种经典的并行前缀加法器和Ling并行前缀加法器进行了比较,比较的角度为
本文在阐述NAND Flash接口特点的基础上,讨论了基于AMBA总线的NAND Flash控制器的设计及其硬件实现方法,该控制器已通过验证并已应用到某型手机芯片中.
目前很多处理器的FPU都开始以MAF为基础,这种结构使得乘加运算的延迟和精度都有很大改善,但是基于这种结构的加法或者乘法运算的延迟却比单独的加法器或者乘法器的延迟要高,