论文部分内容阅读
在单个芯片上集成多个处理器的多核技术提供新的性能提升途经,如何提高多个处理器之间的通讯效率则成为设计关键。近年来,片上网络技术备受关注,被认为能解决总线结构所固有的三大问题:由地址空间有限而引起的扩展性问题,分时通讯而引起的通讯效率问题,以及全局同步而引起的功耗等问题。为了提高处理器之间的通讯效率,尤其是多对一或多对多通讯瓶颈,提出一种全互连片上网络通讯结构:为任意两对处理器设置专用通讯通道,每条通讯通道由发送器、接收器和通讯链路组成。在RTL级设计了上述NoC系统,以流水矩阵乘法、FFT为例研究其在不同工作负载下的加速比变化。实验结果表明,在4核情形下,使用流水矩阵乘时加速比可达2.84,使用FFT可达3.64。