论文部分内容阅读
集成电路(IC)发展到了系统芯片(SOC)时代.超深亚微米系统芯片具有规模大、复杂度高、系统时钟频率快的特点,传统的设计流程由于设计规模有限和时序难以收敛等原因,已难以适用于系统芯片的设计;常用的展平式(flal)版图设计方法,会导致工具处理能力严重不足.本文提出了一个完整的系统芯片的设计流程以及基于该流程的层次式、时间驱动的版图设计方法.设计过程采用自上而下的(top-down)的约束分配和时间驱动方式以满足时延约束,实现时序收敛:布局规划采用层次式模块分割以适应芯片规模大的要求.针对8VSB芯片采用.