1948年香农发表了编码理论的奠基之作《A Mathematical Theory of Communication》。如今,纠错编码已经是现代通信系统中不可或缺的组成部分。本文基于“数字电视地面传输系统编译码性能仿真与FPGA实现”项目,对DMB-TH系统中的信道编码进行了深入的研究,主要工作成果如下:本文重点研究了LDPC码的编码原理及工程实现中常用的各种软判决译码算法,其中包括:传统的标准和积译码算法,以及工程上改进的最小和译码算法、Normalized最小和译码算法和Offset最小和译码算法。论文针对DMB-TH标准中的LDPC码,分别在AWGN信道及Rayleigh信道下,采用以上四种不同译码算法进行了性能仿真。通过仿真比较发现,在各种不同的调制方式下,标准中的LDPC码都显示出非常好的性能,距离极限性能界仅相差不到1个dB。其中,Normalized最小和译码算法和Offset最小和译码算法性能最优,但是在Rayleigh信道下Normalized最小和译码算法相对Offset最小和译码算法具有更好的稳定性。因此,Normalized最小和译码算法是值得FPGA实现考虑的算法。同时,本文还对LDPC译码器硬件实现中的定点量化问题进行了研究,为今后完成LDPC译码器的设计奠定了基础。论文还讨论了BCH编/译码器以及LDPC码编码器的硬件实现,分析并设计了三种主要的硬件结构,其中包括:10bit并行BCH编码器,10bit并行BCH译码器,254 bit并行LDPC编码器。为了验证设计的正确性,我们在Xilinx公司Virtex-4系列XC4VLX200型号FPGA上实现了码长为7493、码率为0.4的DMB-TH系统的级联码的编码器。全部设计采用Verilog HDL语言描述,编码器的工作时钟频率为100MHz。