论文部分内容阅读
在现有CMOS工艺条件下单靠模拟电路设计,ADC的速度和精度几乎已到极限。为了提高ADC的性能,使用校正技术补偿和纠正误差对输出数字码的影响,是充分利用现有集成电路设计技术,突破工艺限制,提高性能的重要手段之一。在Pipelined ADC的设计中,有多种误差会以不同的方式降低ADC的性能指标。在这些误差中,“记忆效应”是近年来才逐渐引起重视的,在特定的情况下,它的影响会超过增益误差、电容失配,成为主要误差。为了消除“记忆效应”对Pipelined ADC的影响,提出了专门针对“记忆效应”的两种数字后台校正算法:一种基于FIR滤波器算法,一种基于逐次逼近算法。首先,分析了“记忆效应”的几种来源,针对SMIC 0.18μm工艺、运放共享电路结构,实际测量出了“记忆效应”因子的大小,用Matlab仿真了它对12bit-100MS/s Pipelined ADC静、动态指标的影响。然后,对整个信号流程进行了Z域变换,将所有输入信号、误差信号均转换到频域,通过一系列公式推导变换,得出结论——第二级MDAC的“记忆效应”对系统线性度恶化最为严重,与Matlab仿真结果完全一致,于是校正第二级“记忆效应”为主要工作。基于FIR滤波器的校正算法较为简单,根据电路特定的“记忆效应”因子,对输出数字信号进行移位处理来实现乘法功能,达到消除“记忆效应”的目的。基于逐次逼近算法的校正方法是通过在输入信号序列中加入一个由伪随机序列控制的校正信号序列,使校正信号跟随输入信号的传递,测量“记忆效应”因子的大小。然后通过测量到的误差值,动态调整校正系数,直到完全消除误差。分别加入两种校正算法后,再次用Matlab进行建模仿真。在增加了基于FIR滤波器的数字校正后,12bit-100MS/s Pipelined ADC的SFDR提高了37 dB,SNR提高了16 dB,INL由[-10 LSB,+12 LSB]减小到[-0.8 LSB,+1.2 LSB];在增加了基于逐次逼近算法的数字校正后,SFDR提高了39 dB,SNR提高了21 dB,INL由[-10LSB,+12 LSB]减小到[-0.15 LSB,+0.15 LSB]。结果表明,这两种方法能有效补偿“记忆效应”引起的误差,进而大幅度地改善了ADC的指标,可用于高精度低功耗Pipelined ADC的研究与开发。