无线通信技术经过短短几十年的发展,已经遍布人类社会的各个方面,应用极其广泛。随着科技的进一步发展,社会节奏的进一步加快,使得人们对无线通信技术的要求越来越高,对射频和通信集成电路的要求也随之增高。世界各国都在进一步加大对无线通信技术的研究工作。无线通信技术中射频接收电路是整个系统中极其重要的部分。位于射频接收电路第一级的低噪声放大器是射频接收模块的关键电路之一,其噪声、增益、线性度对整个系统的性能影响极为显著。因此,如何设计出符合要求的低噪声放大器现实意义重大。过去低噪声放大器多采用GaAs工艺制造,但由于GaAs工艺与硅CMOS工艺不兼容,使得电路的小型化、集成化无法得以实现。这一问题随着CMOS工艺的快速发展得以改善,采用CMOS工艺可以实现射频接收电路前端和数字后端的单片集成。随着无线通信的迅猛发展,射频电路向着:小型化、低功耗、低成本、高性能和高集成度的趋势发展。不断完善的CMOS技术可以很好的满足这种发展势态。目前,CMOS工艺的低噪声放大器成为射频模拟电路的研究重点。本文首先讨论了CMOS器件的电特性,其次对低噪声放大器的关键性能参数噪声和线性度做了详细的叙述。在分析了MOSFET二端口噪声网络的基础上,对几种常见的低噪声放大器的拓扑结构加以阐述。对应用最为广泛的电感源端负反馈结构做了详细分析,且在经典Cascode结构的基础上加入了级间匹配电感以改善电路性能。通过功率约束噪声优化技术,可以使LNA在特定的功耗下得到最优的噪声特性。基于上海华虹NEC0.35μmCMOS工艺,给出了一种LNA的实例。工作频率为2GHz,电源电压3.3V,全单片集成。通过对LNA仿真结果的分析,优化改进了电路结构以及元件参数。最终结果为:增益为13dB,噪声系数为1.9dB,由此可见该低噪声放大器性能良好,符合设计要求。