逐次逼近寄存器型模拟数字转换器(SAR ADC)是采样速率低于5Msps的中等至高分辨率应用的常见结构,SAR ADC的分辨率一般为8位至16位,具有低功耗、小尺寸等特点。这些特点使其具有很宽的应用范围,例如便携/电池供电仪表、输入量化器、工业控制和数据/信号采集器等。本文在0.35um数模混合CMOS工艺下实现了一款采样速率为100ksps、分辨率为12bit的输入电压范围可调的SAR ADC。主要研究内容包括以下几个方面:1.总结了国内外ADC的发展现状,分析各种常见ADC的结构、实现原理及关键性能参数。2.改进了一种电容电阻混合型SAR ADC的系统结构,该结构采用先电阻串分压后电容按比例加权求和的方法,大大减少了芯片的面积。3.设计了多种可编程电路,使得设计的ADC功能比较齐全,可以适应更多的实际应用场合。本文设计的可编程电路包括多通道输入信号选择、SAR寄存器时钟频率选择、控制增益放大倍数等等。4.设计实现了一款高精度的带隙基准电路。该带隙基准电路为ADC提供2.4v的基准电压,温度系数为9.4ppm/℃,低频下1kHz时PSRR约为-61dB。5.在0.35um数模混合CMOS工艺下,实现了一款采样速率为100ksps、分辨率为12bit的输入电压范围可调的SAR ADC。版图模拟结果表明,在SS、TT、FF三种工艺角下,其DNL为±1LSB,INL为±1LSB,失调误差为±4LSB。整体ADC功耗约为3.2mw,版图面积为0.3875mm2。