模拟数字转换器(ADC)是用于集成电路,沟通模拟信号与数字信号的关键电路。随着数字集成电路的不断发展,各种信号处理都在数字电路中进行,迫切需求速度更快、精度更高的ADC,使之将模拟信号转换为数字信号。目前,ADC的种类繁多,用于不同精度,速度的工作环境。随着人们对环境的不断探索,必须不断的开发出更高速、更低功耗的ADC以适应集成电路的需要。采用时间交织技术的ADC结构作为一种新型的ADC电路结构为提高电路的采样速率,降低单个ADC电路的性能要求发挥着重要作用,但是这种电路同时要求高的时钟匹配和精度,多通道ADC又有较大的功耗。然而,在性能至上的今天,研究和设计多通道时间交织型ADC结构越来越成为一种主流趋势。本文设计一种新型的时间交织结构采样保持电路的折叠插值模数转换器,在满足精度要求的情况下此种结构可以交替多通道采样,提高采样速度,极大的提高了ADC的性能。其中,采样保持电路采用了4×2结构的两级8通道结构,大大降低了每个通道ADC的设计难度。采保电路中使用栅压自举开关,提高采样保持电路的线性度。预放大器第一级采用四输入的全差分结构来减小系统噪声,第二级采用全差分的结构用以增大预放大器电路的放大倍数。预放大器网络中运用了插值技术和均值网络技术来提高系统的性能,通过对预放大器网的分析调整边界电阻,以满足电路精度要求。折叠插值电路需要考虑的为速度、功耗和增益的折中。而高速比较器则需要选取合适的结构,以满足精度、速度的要求。数字模块还有编码器和接口部分的工作,高速情况下合适的输出接口电路对电路也至关重要。最后,对于多通道电路,时序的设计,不同通道的时序、延迟、间隔精度需要精确考虑。本设计是基于TSMC的65nm LP工艺,其中采样保持电路使用1.8V电压,ADC核心电路使用1.2V电压,采样速率为2GHz,每个通道ADC电路的采样速率为250MHz,转换精度为8位,在奈奎斯特采样频率下仿真得到SNR48.62dB,有效位数7.78位,功耗为1300mW,达到预期目标。