System in Package(SIP)是近几年来为适应模块组件系统硬件开发需求而出现的封装技术,系统级封装(SIP)相对于单片集成系统(SOC)具有封装灵活性、可修复性、高可靠性等优点,由此系统级封装(SIP)技术研究成为国内外封装技术研究热点。系统级封装(SIP)的技术要素主要包括:系统设计技术、基板互联技术、无源元件集成技术、芯片互联技术、3D叠层安装技术、系统检测技术等,其中工艺集成技术是实现SIP技术的核心技术。因此,开展高密度系统集成工艺技术研究具有一定的现实意义。本文基于叠层三维封装技术,采用先进的MCM-D(薄膜集成)技术来进行SIP相关的被动元件嵌入,芯片减薄,芯片叠层组件,低曲率金丝键合,芯片凸点互连堆叠组装等工艺技术研究。通过嵌入型基板,堆叠管芯组件,电路板级互连堆叠结构来实现SIP工艺结构,制备出薄膜SIP样品并探讨了主要的工艺过程和关键工艺流程控制方法。本文主要开展的研究内容与成果如下:1.深入开展了高密度系统集成工艺实现方法与技术途径的分析与研究;提出了系统级封装须着重开展内埋置多层布线基板制作技术、芯片层叠及组装技术、细节距凸点芯片制作技术三项工艺技术研究的观点。2.开展了内埋置多层布线基板制作技术研究,探索了多层布线基板的制作流程,着重分析了层间介质BCB材料工艺特性,掌握了BCB介质通孔制作的工艺技术,制作完成了3层有源硅基多层布线基板。3.开展了芯片层叠及组装技术研究,研究开发了芯片层叠工艺,解决了层叠芯片低弧度引线键合互连工艺难题。4.开展了细节距凸点工艺技术研究;从凸点版图设计、凸点制作流程、凸点制备关键技术等进行深入分析,解决了凸点制备工艺中的厚胶光刻技术、凸点UBM层制作、焊料凸点回流等工艺瓶颈问题,制备了节距290μm,直径为190μm的细节距凸点。在整合各项单工艺技术的基础上,优化工艺流程,制备了SIP封装样品。5.经测试,本文所制作的系统级封装(SIP)电性能如下;射频收发工作频率:2.7GHz~3.5GHz,发射输出功率:≥-2OdBm,接收通道增益:≥20dB,中频频率:30MHz~60MHz,证明所研究的基于薄膜有源硅基板的SIP达到设计要求,本研究对于整机急需的射频信号收发及数模处理系统的一体化、数字化、小型化是非常必要的,同时许多共性的技术也可以推广到其它类型的系统上面去。